在长鑫科技8年烧掉400亿的征途上，有数十亿是花在了"算力"这个隐形战场上。
当外界惊叹于长鑫从0到1突破DDR4、追赶DDR5、进军HBM的壮举时，很少有人意识到：每一颗DRAM芯片的诞生，都需要先在超级计算机里"虚拟制造"数万次。从19nm到1Xnm，从平面到三维，内存厂家的技术竞赛不仅是光刻机的竞赛，更是计算力与算法精度的极限较量。
本文揭秘内存厂家（DRAM制造商）背后的高性能计算（HPC）基础设施——他们用什么硬件、研究什么、算力需求有何独特之处。
主要研究领域：从原子级到系统级的全栈仿真
DRAM制造涉及物理、化学、材料、电子、热力学的多学科交叉，研发阶段的计算研究可分为五大层级：
1. 工艺仿真（TCAD）——芯片的"数字孪生"
-
原子级沉积模拟：ALD（原子层沉积）工艺中， precursor分子在晶圆表面的吸附、扩散、反应过程（分子动力学MD）
-
刻蚀形貌演化：等离子体刻蚀过程中的离子轰击、化学反应、侧壁钝化（Level Set方法、细胞自动机）
-
光刻邻近效应：光学邻近修正（OPC）、亚分辨率辅助图形（SRAF）优化（严格电磁场仿真、光刻胶化学反应模型）
-
掺杂扩散：离子注入后的退火扩散过程（KMC动力学蒙特卡洛、连续介质扩散方程）
2. 器件电学仿真——存储单元的"体检"
-
电容计算：高深宽比（HAR）电容的3D电场分布（有限元法FEM、边界元法BEM）
-
晶体管建模：1T1C单元中晶体管的短沟道效应、漏电流机制（漂移-扩散方程、量子修正）
-
可靠性仿真：TDDB（经时介质击穿）、NBTI（负偏压温度不稳定性）、数据保持（Retention）退化
3. 电路与架构仿真——芯片级验证
-
信号完整性：DDR5/LPDDR5的高速接口（SerDes）眼图、抖动分析（SPICE仿真、IBIS-AMI模型）
-
功耗分析：动态功耗、静态功耗、刷新功耗的系统级评估（门级仿真、RTL级功耗分析）
-
HBM堆叠仿真：TSV（硅通孔）的RC延迟、热应力、信号完整性（3D-IC协同仿真）
4. 良率预测与大数据分析
-
缺陷建模：随机缺陷（Random Defect）对电路功能的影响（关键区域分析Critical Area Analysis）
-
工艺窗口优化：Design of Experiment (DOE) 结合响应面法（RSM）寻找最佳工艺参数窗口
-
机器学习辅助良率提升：基于生产数据的虚拟量测（Virtual Metrology）、异常检测
5. 先进封装与多物理场
-
热-力耦合：HBM堆叠中的散热路径、热应力导致的Bump开裂（有限元分析FEA、CFD）
-
电磁干扰：高速信号间的串扰、电源完整性（PI）分析
计算特点：内存仿真的"算力吞噬兽"
DRAM研发对计算资源的需求有三大独特特征：
1. 几何尺度跨越15个数量级
-
最细：埃（Å）级分子动力学（原子间作用势计算）
-
最粗：厘米级封装热分析（系统级散热）
-
挑战：不同尺度需不同算法，数据格式转换与模型降阶（Model Order Reduction）是核心难题
2. 内存密集型计算（Memory-Bound）
-
** irony：内存厂家做仿真时，往往极度依赖内存**
-
TCAD网格：一个3D NAND或DRAM电容结构的精细网格可达数亿单元，单一个体仿真就需要数百GB内存
-
并发需求：工艺优化需要同时运行数百个参数组合（DOE），总内存需求可达数十TB
3. 长周期与迭代爆炸
-
算力黑洞：先进制程研发中，单次光刻仿真可能需要百万CPU小时，一个完整的技术节点开发周期需要数亿核时的计算资源
-
迭代密集：从设计到流片前，可能需要数千次仿真迭代，任何加速都意味着数月的先发优势
4. 数据并行与强耦合并存
-
** embarrassingly parallel**：蒙特卡洛良率分析、DOE参数扫描可完美并行
-
** tightly coupled**：3D全芯片电磁仿真、多物理场耦合需要高速互联（InfiniBand）的紧耦合并行
硬件配置：内存厂家的"算力军备库"
基于上述计算特点，内存厂家（如长鑫、三星、SK海力士）的HPC基础设施通常分为三层：
第一层：TCAD工艺仿真集群（最重负载）
用途：原子级到微米级的工艺/器件仿真
| 配置项 | 规格 | 原因 |
|---|---|---|
| 计算节点 | 双路AMD EPYC 9655（96核×2）或Intel Xeon 6787P（86核×2） | 高内存带宽（DDR5-6400），TCAD对内存带宽敏感 |
| 单节点内存 | 2TB-4TB DDR5 ECC | 处理3D结构网格需要大内存 |
| 存储 | 全闪存阵列（AFA），50TB NVMe SSD/节点 | 中间结果文件巨大（单文件可达TB级），需高IOPS |
| 网络 | InfiniBand HDR（200Gbps） | 紧耦合并行求解器需要低延迟通信 |
| 加速卡 | NVIDIA A100/H100（可选） | 部分TCAD支持GPU加速（如有限差分时域电磁仿真） |
典型规模：500-2000节点，总内存1-4PB
第二层：电路与系统仿真农场
用途：SPICE电路仿真、数字验证、良率分析
| 配置项 | 规格 |
|---|---|
| CPU | 高频处理器（基频≥3.0GHz），SPICE对单核性能敏感 |
| 内存 | 256GB-1TB/节点（处理大型网表） |
| 调度系统 | LSF或Slurm，支持百万级小任务调度 |
| 特殊需求 | 商业EDA软件授权（Synopsys、Cadence、Mentor） |
典型规模：2000-5000节点，强调任务吞吐量而非单节点性能
第三层：AI训练与大数据平台
用途：良率预测、缺陷分类、代理模型训练
| 配置项 | 规格 |
|---|---|
| GPU | NVIDIA DGX A100/H100（8×GPU互联），或国产昇腾910B集群 |
| 存储 | 并行文件系统（Lustre/BeeGFS），PB级容量，存储生产数据历史 |
| 网络 | NVLink + InfiniBand，支持GPU Direct RDMA |
| 软件栈 | PyTorch/TensorFlow + 仿真数据接口（Python API） |
存储与数据管理（最关键的基础设施）
-
数据量估算：一个先进制程节点的完整仿真数据可达数十PB
-
分层存储：
-
热层：NVMe SSD（活跃项目）
-
温层：SAS HDD（归档项目）
-
冷层：磁带库（历史数据，合规要求保存10年+）
-
-
数据安全：异地灾备、不可变快照（防勒索病毒）
EDA软件授权成本（隐性硬件）
-
TCAD套件：Synopsys Sentaurus、Coventor（MEMS+）、Silvaco
-
电路仿真：HSPICE、Spectre、FineSim
-
电磁仿真：Ansys HFSS、Cadence Quantus、Keysight EMPro
-
授权费用：顶级内存厂每年EDA支出可达数亿美元，远超硬件成本
长鑫科技的算力实践启示
从长鑫的发展历程看，其计算基础设施建设经历了三个阶段：
阶段一（2016-2019）：从0到1的本土化适配
-
建立基础TCAD能力，支持19nm DDR4开发
-
重点：工艺仿真（沉积、刻蚀）与器件电学仿真
-
算力规模：数千核集群
阶段二（2019-2024）：扩产与精进
-
支持17nm/1Xnm工艺迭代，引入机器学习辅助良率分析
-
建立HBM预研仿真能力（3D-IC热-力耦合）
-
算力规模：数万核+GPU集群
阶段三（2025-）：HBM与AI时代
-
HBM3开发需要支持TSV、微凸点（Microbump）的3D多物理场仿真
-
AI for Science：用神经网络替代部分物理仿真（代理模型）
-
算力需求：向E级（Exascale）计算迈进
关键洞察：长鑫的400亿投入中，约10-15%用于计算基础设施与EDA工具。在存储芯片这个"精密制造"领域，算力就是工艺开发的速度。
给国产内存产业链的硬件建议
对于正在追赶的国产DRAM厂商（以及想进入该领域的工程师），硬件配置建议：
起步配置（研发初期）：
-
小型TCAD集群：50节点×64核×512GB内存
-
存储：500TB并行文件系统
-
预算：约5000万人民币（不含EDA授权）
进阶配置（量产支持）：
-
中型HPC集群：500节点×128核×2TB内存
-
AI平台：20台DGX A100
-
存储：10PB+
-
预算：约3-5亿人民币
领先配置（HBM/先进制程）：
-
超算中心：3000+节点，GPU加速节点占比30%
-
全闪存存储：100PB+
-
自研/定制仿真工具（减少对外依赖）
-
预算：10亿人民币+/年（含EDA）
结语：算力即产能
在长鑫科技追赶三星、SK海力士的征程中，光刻机是看得见的瓶颈，而算力是看不见的护城河。当长鑫在2025年交付HBM3样品时，背后不仅是工艺工程师的努力，更是数百万核时的仿真计算在支撑。
对于内存行业，"没有仿真的流片就是赌博"。在这个指甲盖大小要塞进上百亿个电容的世界里，计算硬件不仅是工具，更是决定良率、决定成本、决定生死的核心竞争力。
下一个十年，DRAM的竞争将不仅是制程的竞争，更是"数字孪生"能力的竞争——谁能用算力在虚拟世界中验证更多可能，谁就能在物理世界中赢得先机。
（本文基于长鑫科技发展历程及半导体行业HPC最佳实践整理）
UltraLAB图形工作站供货商：
西安坤隆计算机科技有限公司
国内知名高端定制图形工作站厂家
业务电话：400-705-6800
咨询微信号：100369800
